创意电子与AyarLabs携手推进超大规模运算的Co-PackagedOptics技术

台湾新竹与美国圣荷西 — 2025 年 11 月 17 日 — 先进 ASIC 领导厂商创意电子（Global Unichip Corp., GUC）与大规模 AI 运算的光电共封装（Co-Packaged Optics, CPO）技术领导者 Ayar Labs 今日宣布，双方建立策略合作伙伴关系，将共封装光学（CPO）整合至创意电子的先进 ASIC 设计服务中。

此合作将为次世代 AI、高效能运算（HPC）与网络应用开启高带宽、低延迟且高能源效率的光学互连新时代，突破传统电讯号传输的极限。透过整合 Ayar Labs 的 TeraPHY^TM 光学引擎与创意电子的先进封装及 ASIC 流程，双方合作探索关键技术领域，以推动未来 CPO 的实际部署。

＂共封装光学的革命已近在眼前。将 Ayar Labs 的光学引擎整合进我们的先进封装流程，是关键的一步，＂创意电子技术长 Igor Elkanovich 表示，＂我们的新一代共同设计，能全面应对共封装光学整合的挑战 —— 包括架构设计、电源与信号完整性、机械与热管理 —— 确保未来客户能取得高带宽且高能源效率的稳健解决方案。＂

这款全新的 XPU 多芯片封装（Multi-Chip Package, MCP）设计，是以 Ayar Labs 的光学引擎取代传统电性互连，直接连接至 MCP 有机基板。此架构可从 XPU 封装实现超过 100 Tbps 全双工光学接口，带宽提升超过一个数量级。

在 MCP 基板上，UCle-S（64 Gbps）提供光学引擎与 I/O 晶粒间的带宽，而 UCle-A（64 Gbps）则用于透过硅中介层（LSI bridge）实现 I/O 晶粒与主 AI 芯片间的通讯，该设计同时解决了大尺寸封装下的信号与电源完整性挑战。在 XPU MCP 层级进行热优化设计，并采用全新加强支架（stiffener），以满足光学引擎的整合需求，实现可拆卸式光纤连接，同时符合机械应力与翘曲控制要求。

“未来的 AI 与数据中心规模扩展，若无光学技术突破电性 I/O 瓶颈，将无法实现。”Ayar Labs 技术长兼共同创办人 Vladimir Stojanovic 表示，“与创意电子合作，运用先进封装与硅技术，是展示我们光学引擎如何加速 CPO 在超大规模运算及 AI 应用落地的重要里程碑。”

创意电子将于 2025 年 11 月 18 日（星期二）在新竹举行的台积电开放创新平台（OIP）生态系论坛上，以
＂模块化与高效能运算的先进封装技术（Advanced Packaging Technologies for Modular and Powerful Compute）＂为题，分享此次技术成果。