新思科技和三星深化合作，加速先进工艺下多裸晶芯片系统设计

新思科技IP和经认证的EDA设计参考流程助力加速SF5/4/3节点异构集成

加利福尼亚州桑尼维尔，2023年12月5日 — 新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）近日宣布，与三星半导体晶圆代工（以下简称为“三星”）深化合作，助力芯片制造商针对三星先进节点加速设计2.5D和3D多裸晶芯片系统。此次合作解决了高性能计算、人工智能、汽车和智能手机等计算密集型应用对于多裸晶芯片系统的关键需求。基于新思科技一系列全球领先的经认证EDA参考流程组合，包括新思科技3DIC Compiler和用于Die-to-Die互连的UCIe IP，以及三星I-Cube和X-Cube技术，双方客户可以在三星5纳米、4纳米和3纳米工艺上加速开发多裸晶芯片系统。

新思科技 EDA 事业部产品管理和战略副总裁 Sanjay Bali表示：“开发者在先进工艺节点上开发数据密集型应用的高性能系统时，面临着全新的芯片复杂度挑战。新思科技与三星在开发UCIe IP和经认证EDA流程上强强联手，通过三星先进工艺节点和多裸晶集成流程满足多裸晶芯片系统开发的新兴需求。”

开发者可以通过UCIe和先进的扇出型晶圆级封装等Die-to-Die互连标准，将不同节点的多颗裸晶集成到单个封装内，能够满足计算密集型芯片设计严苛的性能要求并加快上市时间。此外，新思科技覆盖2.5D和3D芯片堆叠及先进封装的多裸晶芯片解决方案还可支持三星I-Cube和X-Cube技术。多裸晶芯片系统极具灵活性，可以高效满足自动驾驶和高性能计算等需要多任务优化的应用。

三星半导体晶圆代工事业部设计技术团队副总裁Sangyun Kim表示：“在当前数据驱动的世界中，计算密集型工作负载对客户提出了严苛的PPA要求，即使在最先进的工艺技术下也是如此。新思科技和三星协同优化从早期设计开发到完整的系统实施、签核分析和IP就绪的多裸晶芯片设计。我们紧密合作推出了卓越的生产力解决方案，为共同客户缩短周转时间并降低成本。”

作为新思科技广泛数字设计系列产品的重要组成部分，新思科技3DIC Compiler可支持三星全新3D CODE标准。它与新思科技Fusion Compiler ™和人工智能驱动设计的Synopsys.ai™系列技术相结合后，能够实现片上系统（SoC）到多裸晶芯片系统的统一协同优化。Ansys® Redhawk-SC Electrothermal™多物理场技术与新思科技3DIC Compiler紧密集成，解决了多裸晶芯片系统的功耗和热签核问题。

为了简化开发工作并降低集成风险，针对三星的先进工艺节点，新思科技携手三星共同开发UCIe IP等多裸晶芯片系统IP。

上市情况

新思科技数字设计技术现可用于三星的各类先进工艺节点。针对三星SF5/4/3的新思科技UCIe IP正在加速开发中。

• 点击链接，进一步了解新思科技3DIC Compiler
• 点击链接，进一步了解新思科技Die-to-Die IP
• 点击链接，进一步了解新思科技多裸晶芯片系统解决方案

关于新思科技

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）是众多创新型公司的Silicon to Software™（“芯片到软件”）合作伙伴，这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第15大软件公司，新思科技长期以来一直是电子设计自动化（EDA）和半导体IP领域的全球领导者，并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是先进半导体的片上系统（SoC）开发者，还是编写需要最高安全性和质量的应用程序的软件开发者，新思科技都能够提供您所需要的解决方案，帮助您推出创新性、高质量、安全的产品。如需了解更多信息，请访问www.synopsys.com/zh-cn