台積公司2023年OIP生態系統論壇宣布突破性成果,重新定義3D IC的未來
推出全新的3Dblox 2.0標準並展示3DFabric聯盟成果
發佈日期 : 2023/09/28
台灣積體電路製造股份有限公司今日(美國當地時間27日)於2023年開放創新平台生態系統論壇上宣佈推出嶄新的3Dblox 2.0開放標準,並展示台積公司開放創新平台(OIP)3DFabric聯盟的重要成果。3Dblox 2.0具備三維積體電路(3D IC)早期設計的能力,旨在顯著提高設計效率,而3DFabric聯盟則持續促進記憶體、基板、測試、製造及封裝的整合。台積公司持續推動3D IC技術的創新,讓每個客戶都能夠更容易取得其完備的3D矽堆疊與先進封裝技術。
台積科技院士/設計暨技術平台副總經理魯立忠博士表示:「隨著產業轉趨擁抱3D IC及系統級創新,完整產業合作模式的需求比我們15年前推出OIP時更顯得重要。由於我們與OIP生態系統夥伴的合作持續蓬勃發展,客戶能夠利用台積公司領先的製程及3DFabric技術來達到全新的效能和能源效率水準,支援新世代的人工智慧(AI)、高效能運算(HPC)、以及行動應用產品。」
超微半導體公司(AMD)技術及產品工程資深副總裁Mark Fuselier表示:「我們與台積公司在先進3D封裝技術上一直保持密切的合作,這使得AMD的新世代MI300加速器能夠提供業界領先的效能、記憶體面積與頻寬,支援AI及超級運算的工作負載。台積公司與其3DFabric聯盟夥伴共同開發了完備的3Dblox生態系統,協助AMD加速3D小晶片產品組合的上市時間。」
3Dblox 2.0
3Dblox開放標準於去年推出,旨在為半導體產業簡化3D IC設計解決方案,並將其模組化。在規模最大的生態系統的支援下,3Dblox已成為未來3D IC發展的關鍵設計驅動力。
此次推出的全新3Dblox 2.0能夠探索不同的3D架構,塑造創新的早期設計解決方案,提供功耗及熱的可行性分析研究。這一業界創舉令設計人員能夠首次在完整的環境中將電源域規範與3D物理結構放在一起,並進行整個3D系統的電源和熱模擬。此外,3Dblox 2.0支援小晶片設計的再利用,例如小晶片映射(chiplet mirroring),以進一步提高設計的生產力。
3Dblox 2.0已取得主要電子設計自動化(EDA)合作夥伴的支援,開發出完全支援所有台積公司3DFabric產品的設計解決方案。這些完備的設計解決方案為設計人員提供了關鍵洞察力,得以及早做出設計決策,加快從架構到最終實作的設計周轉時間。
此外,台積公司成立了3Dblox委員會,作為獨立的標準組織,其目標在於建立業界規範,能夠使用任何供應商的小晶片進行系統設計。該委員會與Ansys、Cadence、西門子及新思科技等主要成員合作,設有10個不同主題的技術小組,提出強化規範的建議,並維持EDA工具的互通性。目前設計人員得以從3dblox.org網站下載最新的3Dblox規範,並獲取更多有關3Dblox及EDA夥伴工具實作的資訊。
3DFabric聯盟的成果
台積公司首創半導體業界的3DFabric聯盟,該聯盟在過去一年中大幅成長,致力為客戶提供半導體設計、記憶體模組、基板技術、測試、製造及封裝的全面性解決方案與服務。目前台積公司在業界與21個3DFabric聯盟夥伴共同攜手合作並釋放創新。
記憶體合作:生成式AI及大型語言模型相關應用需要更多的SRAM記憶體與更高的 DRAM記憶體頻寬。為了滿足此要求,台積公司與美光、三星記憶體及SK海力士等主要記憶體夥伴密切合作,驅動高頻寬記憶體HBM3與HBM3e的快速成長,藉由提供更多的記憶體容量來促進生成式AI系統的發展。
基板合作:台積公司已成功與基板夥伴IBIDEN及UMTC合作,定義了基板設計技術檔,以促進基板自動佈線,進而顯著提高效率與生產力。台積公司、基板及EDA夥伴展開三方合作,透過自動基板佈線實現提升10倍生產力的目標。此項合作亦包括可製造性設計(DFM)的強化規則,以減少基板設計中的應力熱點。
測試合作:台積公司與自動測試設備(ATE)夥伴Advantest與Teradyne合作,解決各種3D測試的挑戰,減少良率損失,並提高小晶片測試的功耗傳輸效率。為了展示透過功能介面來測試3D堆疊之間的高速連結,台積公司、新思科技與ATE夥伴合作開發測試晶片,以達成將測試生產力提高10倍的目標。台積公司亦與所有可測性設計(DFT)EDA夥伴合作,以確保有效及高效的介面測試。
Related Chiplet
- UCIe AP based 8-bit 170-Gsps Chiplet Transceiver
- UCIe based 8-bit 48-Gsps Transceiver
- UCIe based 12-bit 12-Gsps Transceiver
- 400G Transmitter Chiplet for 400G, 800G and 1.6T Pluggable Transceivers
- FPGA Chiplets with 40K -600K LUTS
Related News
- 聯華電子與夥伴啟動W2W 3D IC專案 鎖定邊緣AI成長動能
- 聯華電子推出業界首項RFSOI 3D IC解決方案,加速5G時代創新
- nepes采用西门子EDA先进设计流程,扩展3D 封装能力
- 西门子推出Calibre 3DThermal 软件,持续布局3D IC市场